Underfixture e Fixture
Un tastatore è composto da due elementi principali: una base (Underfixture) ed una specializzazione (Fixture o jig). Eldig ha da poco lanciato la sua nuova linea di tastatori con il proprio marchio, compendio di tutte le migliorie studiate in 30 anni di esperienza.
Descrizione
Un tastatore è composto da due elementi principali: una base (Underfixture) ed una specializzazione (Fixture o jig).
Volendo fornire due definizioni, possiamo dire che una Fixture (specializzazione), è un’attrezzatura per lo più intercambiabile, utilizzata per collegare apparecchiature elettroniche, tramite connettori e contatti a molla, ad una macchina di collaudo.
Una Underfixture, o più semplicemente base, invece, è la parte che alloggia la fixture e si collega ed interfaccia con la macchina di test: essa è, infatti, una struttura portante con meccanismo di pressione azionato manualmente o pneumaticamente, utilizzata per tenere premuta sulla fixture l'apparecchiatura elettronica che deve essere collaudata.
Il tastatore è l’elemento che interfaccia il sistema (tester) e la piastra da collaudare.
Per ogni tipo di piastra deve essere realizzata una specializzazione (fixture), solitamente in trolitax, nella quale trovano alloggiamento anche i connettori utilizzati per il collegamento al sistema.
La fixture è costituita da un letto di puntalini a molla e consente un collegamento rapido ed affidabile tra gli strumenti di stimolo e misura del sistema ed i punti di misura della piastra.
I punti di stimolo e misura individuati sulla piastra sono connessi al sistema per mezzo di puntalini a molla; l’insieme di questi puntalini costituisce il letto di chiodi, BEOF (BEd Of Nails).
Il corretto posizionamento della piastra da collaudare è assicurato da due o più spine di riferimento, che devono contenere il gioco in 3/10 di mm.
L’underfixture, invece, è composta da una robusta struttura in metallo e da una meccanica (manuale o pneumatica) di movimentazione del castello superiore, che, abbassandosi, collega il BUT (Board Under Test) con i puntalini.
Il contatto della piastra al letto di chiodi è assicurato da un’azione meccanica o pneumatica dell’underfixture, che tiene premuta la piastra sulla fixture.
Nel corso degli anni, Eldig testing, sulla base della trentennale esperienza acquisita sul campo e dei feedback ricevuti dai clienti, ha perfezionato sempre più le tipologie di tastatori forniti alla sua clientela, studiando continuamente i possibili perfezionamenti implementabili sulle attrezzature.
Recentemente è stata lanciata una nuova linea di tastatori a marchio Eldig, che risultano, perciò, essere il compendio di tutte le migliorie possibili in tema di materiali, funzionalità, usabilità, ecc.
Scheda tecnica
Per la realizzazione di un tastatore sono necessari:
i files di descrizione della rete di nodi (net list)
una lista componenti (parts list)
files Gerber
schemi elettrici
schema visione montaggio componenti
un circuito stampato nudo
almeno una piastra montata funzionante.
Entrando più nel dettaglio, la net list deve essere preferibilmente in formato CADNETIX. Ad es:
PARTS LIST
CONN10 J1
CONN12 J5
3.15a FUS1
2K2 R1
100K R4
100UF C23
1N4148 D1
1N4004 D5
HEF4021 IC1
LM393 IC3
74HC244 IC4
EOS
NET LIST
NODENAME AVANM1 $
CDY 8 I3 6 P158 1 RA 4
NODENAME BL5M $
R79 2 R81 1 R22 1 R20 2 P43 1 $
IC3 7 I3 22 C25 2
NODENAME CL1M1 $
P88 1 TP5 1 I4 5 I3 34
NODENAME ENPR_ $
IC4 1 P67 1 D1 2 R6 2 IC4 19 $
R28 2
EOS
N.B. Il formato CADNETIX, tuttavia, non contiene le informazioni relative alle XY dei pin dei componenti. Occorre, quindi, estrarre le quote da altri file in cui siano associate le XY ai pin:
Qui sotto un esempio di file con informazioni XY riferite al nodo:
Part Pin Data Listing:
U12 ATTL7581 DIP16 Pin Net Name X - 5.000 Y - 4.941 Layer
1 GND 67,31 43,40 0
2 67,31 40,86 0
3 TSLICL1 67,31 38,33 0
4 N00059 67,31 35,78 0
C250 SMT004 Pin Net Name X - 5.000 Y - 4.941 Layer
1 %PS1 143,63 138,27 1
2 GND 145,67 138,27 1
TP1 TEST Pin Net Name X - 5.000 Y - 4.941 Layer
1 -24V 88,90 91,67 2
TP2 TEST Pin Net Name X - 5.000 Y - 4.941 Layer
1 -48V 127,50 18,64 2
Esempio di file generato da FABMASTER "pins.asc":
Part T/B
Pin Name X Y Layer Net Nail(s)
Part U1 (T)
1 1 48.920 109.220 1 0VDC
2 2 48.920 107.950 1 FABMASTER_UNCONNECTED_U1_2
3 3 48.920 106.680 1 MISOO
4 4 48.920 105.410 1 OUT92
5 5 48.920 104.140 1 OUT91
6 6 48.920 102.870 1 OUT90
7 7 48.920 101.600 1 OUT89
8 8 48.920 100.330 1 NMOSI
9 9 48.920 99.060 1 SCK
Altri tipi di cad contengono già tutte le informazioni necessarie in un unico file come il CADASCII.
Esempio:
NL|J1|1|CONN2VIE_MSPOX|MRESET|60S40|4725|3600|BOTH|Y
NL|J1|2|CONN2VIE_MSPOX|GND|60R40|4725|3500|BOTH|Y
NL|C46|1|CAP15PF|HITEMD|58X60|3008|125|TOP|N
NL|C46|2|CAP15PF|GND|58X60|3092|125|TOP|N
NL|D1|1|BAR43-|FAN24|30X48|3481|3538|TOP|N
NL|D1|2|BAR43-|Z|30X48|3481|3462|TOP|N
NL|D1|3|BAR43-|FANF24|30X48|3569|3500|TOP|N
NL|VIA|1|VIA|ALINST1|38R20|2751|1885|BOTH|Y
NL|VIA|2|VIA|ALINST2|38R20|3075|2143|BOTH|Y
NL|VIA|4|VIA|CPRES1|38R20|2317|793|BOTH|Y
N.B. La netlist in formato CADASCII contiene anche le informazioni relative alle xy dei pin associate alla coordinata e al nome-nodo e l'accessibilità o meno dei punti. Nell’esempio precedente, dalla prima riga si ricavano le seguenti informazioni:
J1 (connettore a 2 vie) pin 1 è collegato al nodo MRESET nel punto di X=4725, Y=3600 che è un foro passante e accessibile.
Altro tipo di file contenente tutte le informazioni necessarie è NEUTRAL.
Esempio:
# file : /user/tracer3/pcb/mfg/neutral_file
# date : Wednesday July 26, 2000; 15:12:31
#
#############################################
###Panel Added Part Information
#############################################
P_ADDP PANEL G' 0.0 0.0 1 1 1
P_ADDP PANEL LOGO 'LOGO' 0.325 4.395 1 1 1
#############################################
###Nets Information
#############################################
NET /5V
N_PIN RS25-1 1.8965 2.025 ps58x63 2
N_PIN RS6-1 2.1965 2.025 ps58x63 2
N_PIN RS44-2 2.56 0.3 ps35x63 1
N_PIN RS51-2 2.3035 2.15 ps58x63 2
NET /AC_FAIL-00
N_PIN RS17-2 2.9035 0.975 ps58x63 2
N_PIN CR3-3 1.725 0.695 ps40x40 1
#############################################
###Component Information
#############################################
COMP C1 90092104-001 c100nfsfneb a_geom_0805rs_nr 2.525 0.8 1 0
C_PROP (VALUE,"100N") (REFLOC,"IN,-0.055,0.025,0,TL,0.05,SILKSCREEN")
C_PIN C1-1 2.49 0.8 1 1 0 ps35x63 /N$1770
C_PIN C1-2 2.56 0.8 1 1 0 ps35x63 ZGND
COMP Z2 Z0100001-010 con10ra_molex a_geom_10ra_molex 2.704 1.841 1 90
C_PROP(REFLOC,"IN,0.184,0.269,215,0.15,0.01,std,1,PWA_LAYER")
C_PIN Z2-1 2.704 1.841 0 1 90 P71 /VIN_MCC
C_PIN Z2-2 2.704 1.676 0 1 90 P71 ZGND
C_PIN Z2-3 2.704 1.511 0 1 90 P71 /SPARE
C_PIN Z2-4 2.704 1.346 0 1 90 P71 /BAT_LOW-00
C_PIN Z2-5 2.704 1.181 0 1 90 P71 /BAT_FULL-00
C_PIN Z2-6 2.487 1.841 0 1 90 P71 /VIN_MCC
C_PIN Z2-7 2.487 1.676 0 1 90 P71 ZGND
#############################################
###TESTPOINTS
#############################################
T_TEST VIA /N$1119 1.55 1.588 BOT ptest INSERTED None
T_TEST VIA /N$215 1.975 0.2 BOT ptest INSERTED None
T_TEST VIA /N$3565 1.807 0.814 BOT vias_th MAPPED None
T_TEST VIA /AC_FAIL-00 2.88 1.095 BOT vias_th MAPPED None
T_TEST VIA /BAT_OFF+00 1.725 1.574 BOT vias_th MAPPED None
T_TEST VIA /DRVSOURCE 1.83 0.615 BOT vias_th MAPPED None
T_TEST VIA /N$1039 2.21 0.45 BOT vias_th MAPPED None
T_TEST VIA /N$1117 1.829 0.909 BOT vias_th MAPPED None
T_TEST VIA /N$1139 2.425 0.745 BOT vias_th MAPPED None
T_TEST VIA /N$1164 2.44 0.26 BOT vias_th MAPPED None
In caso tali formati non siano disponibili vanno bene anche altri formati con caratteristiche simili.
Per quanto riguarda i files Gerber, sono indispensabili il LATO SALDATURE, LATO COMPONENTI, DRILL ed eventuali TEST POINT.
Per visualizzare correttamente i Gerber serve un descrittore delle aperture, meglio se in formato GAP. Sono utili eventuali LAYER INTERNI più la SERIGRAFIA LC ed LS e il SOLDER.
Ricapitolando:
Lista componenti
Schemi elettrici
Vista montaggio componenti Ls e Lc
Net list
File con xy associate ai pin componenti e TP
Files Gerber
Circuito Stampato
Piastra Montata
Considerazioni meccaniche
1. Si richiedono 2 punti di test sulle poligonali interessate da basse impedenze (R < 100 Ohm).
2. Si richiedono almeno due fori sul circuito stampato per spine di riferimento.
Tali fori:
a) non devono essere metallizzati
b) devono avere la massima precisione sul diametro
c) devono essere previsti agli estremi della diagonale scheda più lunga
3. Si richiede una distanza minima tra i Test Point di 82 mls. Tale distanza consente l'uso di puntalini molto rigidi e affidabili nel tempo. In casi particolari, una distanza di 68mls consente l'uso di puntalini più fragili.
In casi eccezionali, una distanza di 50mls consente l'uso di puntalini estremamente delicati.
4. Il diametro ottimale del Test Point deve essere superiore a 40mls.
Il diametro minimo ammesso è 32mls.
Considerazioni Elettriche
1. Evitare il bloccaggio di segnali strategici per il collaudo quali: OE , CS , DIR (tipicamente segnali che consentono di disabilitare , inizializzare o settare il modo di funzionamento di un componente più segnali dedicati al test es. TDI TDO TMS TCK TEST ecc.). Tali segnali possono essere vincolati a GND o VCC tramite resistenze non inferiori a 33 Ohm.
2. Prevedere la possibilità di isolare gli oscillatori integrati o tramite ponticello o con l'utilizzo di oscillatori disabilitabili (OE sul pin 1).
3. Prevedere di isolare le eventuali batterie tampone o SUPERCAP tramite ponticello o montare tali componenti dopo il collaudo.
4. Prevedere il Test Point anche sui segnali non utilizzati per consentire la prova di cortocircuito tra tutti i punti. La presenza di tutti i punti sugli LSI consente di applicare vettori di test presenti in libreria senza dover riscrivere nuovi patterns di test con costi aggiuntivi.
5. Quando possibile e su piastre che fanno largo uso di PAL/GAL prevedere le uscite tristatabili e controllate da un pin che faccia da OE.
6. Evitare il parallelo di resistenze elevate con capacità elevate allo scopo di limitare il tempo di test della componente resistiva ( 7*R*C ).
Se il tempo di test 7*R*C > 500mS si consiglia di spezzare la resistenza in una serie di due resistenze.